Design and verification of system LSI/ FPGA | 株式会社パソナテック/Pasona Tech, Inc.の求人詳細

求人検索

キービジュアル キービジュアル
更新日 2018-11-13
掲載開始日 2018-07-02

Design and verification of system LSI/ FPGA

  • ★★ スタッフレベル
この求人の
取扱い会社
人材紹介
株式会社パソナテック/Pasona Tech, Inc.
企業名 会社名非公開
職種
株式会社パソナテック/Pasona Tech, Inc.
IT関連(組込み/制御系) - ソフトウェア設計
電機(電気/電子/半導体) - 設計/CAD設計/CADオペレータ
業種 ソフトウェアベンダー
勤務地 アジア 日本 神奈川県

仕事内容 ■Job description

- Design and verification of image processing LSI
- Design and verification of RTL
- Assessment of FPGA on real machine
勤務時間 ■Office hours
Weekdays 9:00~17:30 (1-hour break)
Average overtime: 10~30 hours/month
応募条件 ■Requirements:
- Conversational level Japanese

- Basic knowledge in LSI design and verification
- Knowledge in digital circuit design
- Digital circuit design and verification experience of LSI/SOC
- Digital circuit design and verification experience of FPGA
- Language: Verilog HDL、C、C++、SystemC、SystemVerilog
- Tool: Verilog XL, VCS etc.

■Preferred requirements:
- Knowledge in image processing, broadcast equipment
- Developing experience in C-language
- Knowledge in IF technology for data transaction such as high-speed serial IF, memory IF
英語能力 ビジネス会話 (TOEIC 735-860)
日本語能力 日常会話
年収 日本・円 200万円 〜 250万円   
給与に関する説明 Based on skills and experience
最寄り駅 Kawasaki
戻る

Design and verification of system LSI/ FPGA

この仕事に応募する
気になる